

## JAPANESE PATENT OFFICE

# PATENT ABSTRACTS OF JAPAN

(11) Publication number:

03145761 A

(43) Date of publication of application: 20.06.1991

(51) Int. Cl

H01L 27/092

H01L27/06, H01L27/11,

H01L 29/784

(21) Application number:

01282876

(22) Date of filing:

01.11.1989

(71) Applicant: TOSHIBA CORP

(72) Inventor:

NINDAYAMA AKIHIRO

TAKATOU HIROSHI HORIGUCHI FUMIO MASUOKA FUJIO

# (54) SEMICONDUCTOR DEVICE


## (57) Abstract:

PURPOSE: To restrain the leakage current of an inverter circuit and to hold down a hot carrier effect by a method wherein a third diffusion layer is provided outside a groove so deep as to reach to a first diffusion layer for leading the first layer out the surface of a substrate, a first primary electrode and a second primary electrode serving as a source and a drain electrode respectively are provided to the surface of the substrate in contact with a second diffusion layer and the third diffusion layer respectively.

CONSTITUTION: Drain diffusion layers 10 and 12 are led out to the surface of a substrate by a P 1-type diffusion layer 20 and an N 1-type diffusion layer 21 formed outside a groove 4 so deep as to reach to the diffusion layers 10 and 12 respectively. A source electrode wiring 14 in contact with a source region 9 of a P channel MOS transistor QP, a source electrode wiring 14 in contact with a source diffusion layer 11 of an N channel

MOS transistor QN, an input terminal wiring 16 connected to gate electrodes 8 of both the transistors QP and QN, and an output terminal wiring 17 in contact with the drain leading-out diffusion layers 20 and 21 of the transistors are formed.

COPYRIGHT: (C)1991, JPO&Japio



⑩ 特 許 出 願 公 開

# ◎ 公開特許公報(A) 平3-145761

®Int.Cl.⁵

識別記号

庁内整理番号

48公開 平成3年(1991)6月20日

H 01 L 27/092

7735-5F H 01 L 27/08 7735-5F 27/06

3 2 1 A 3 2 1 A \*

審査請求 未請求 請求項の数 4 (全16頁)

ら発明の名称 半導体装置

②特 願 平1-282876

②出 願 平1(1989)11月1日

⑩発 明 者 仁 田 山 晃 寬 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合 研究所内

②発 明 者 髙 東 宏 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合

研究所内

@発 明 者 堀 口 文 男 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合

研究所内

⑩発 明 者 舛 岡 富 士 雄 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合

研究所内

⑪出 願 人 株 式 会 社 東 芝 神奈川県川崎市幸区堀川町72番地

⑭代 理 人 弁理士 鈴江 武彦 外3名

最終頁に続く

明 細 書

1. 発明の名称

半導体装置

- 2. 特許請求の範囲
- (1) 表面部に第1導電型半導体層を有する基 板と、

この基板の前記第1導電型半導体層領域に形成された溝により取り囲まれた一または二以上の柱 状半導体層と、

この柱状半導体層の外周面に形成されたゲート絶縁膜と、

このゲート絶縁腹が形成された柱状半導体層を 取囲むように前記滞に埋め込まれたゲート電極と、 前記柱状半導体層を取囲む溝底部に埋め込まれ た第2導電型の第1の拡散層と、

前記柱状半導体層の上面に形成された第2導電型の第2の拡散層と、

前記灣の外側に前記第1の拡散層に達する深さに拡散形成されて前記第1の拡散層を基板表面に取り出す第2導電型の第3の拡散層と、

前記基板表面に配設されて前記第2の拡散層にコンタクトする第1の主電極と、

前記基板表面に配設されて前記第3の拡散層にコンタクトする第2の主電極と、

を有することを特徴とする半導体装置。

(2) MOSトランジスタを用いて構成されたインバータ回路を含む半導体装置であって、前記インバータを構成するMOSトランジスタは、

表面部に第1導電型半導体層を有する基板と、

この基板の前記第1導電型半導体層領域に形成された満により取り囲まれた一または二以上の柱 状半導体層と、

この柱状半導体層の外周面に形成されたゲート ・絶縁膜と、

このゲート絶級膜が形成された柱状半導体層を 取囲むように前記溝に埋め込まれたゲート電極と、 前記柱状半導体層を取囲む溝底部に埋め込まれ た第 2 導電型の第 1 の拡散層と、

前記柱状半導体層の上面に形成された第 2 導電型の第 2 の拡散層と、

- 1 -

- 2 -

前記海の外側に前記第1の拡散層に達する深さに拡散形成されて前記第1の拡散層を基板表面に取り出す第2導態型の第3の拡散層と、

前記基板表面に配設されて前記第2の拡散層にコンタクトする第1の主張板と、

前記基板表面に配設されて前記第3の拡散層にコンタクトする第2の主電極と、

を有することを特徴とする半導体装置。

(3) CMOSインバータ回路を含む半導体装置であって、前記CMOSインバータ回路は、

表面部にp型半導体層領域およびこれに隣接するn型半導体層領域を有する基板と、

前記p型半導体層領域に形成された第1の溝により取り囲まれた一または二以上のp型の柱状半導体層と、

前記n型半導体層領域に形成された第2の溝により取り囲まれた一または二以上のn型の柱状半導体層と、

これらp型およびn型の柱状半導体層の外周面にそれぞれ形成されたゲート絶縁膜と、

- 3 -

前記基板表面に配設されて前記第1のn型拡散層、第3のn型拡散層、第1のp型拡散層および第3のp型拡散層にそれぞれコンタクトする主電極と、

を有することを特徴とする半導体装置。

(4) MOSトランジスタを用いて構成されたフリップフロップ回路を含む半導体装置であって、前記フリップフロップ回路を構成するMOSトランジスタは、

表面部に第1 導電型半導体層を有する基板と、 この基板の前記第1 導電型半導体層領域に形成 された滞により取り囲まれた一または二以上の柱 状半導体層と、

この柱状半導体層の外周面に形成されたゲート絶級膜と、

このゲート絶縁膜が形成された柱状半導体層を 取団むように前記滞に埋め込まれたゲート電極と、

前記柱状半導体層を取囲む満底部に埋め込まれた第2導電型の第1の拡散層と、

前記柱状半導体層の上面に形成された第2導電

このゲート絶縁膜が形成された前記 p 型および n 型の柱状半導体圏を取囲むように前記第 1 および第 2 の滞に埋め込まれ、溝の外部で共通接続されたゲート 電極と、

前記第1の満底部に埋め込まれた第1のn型拡 物圏と、

前記p型の柱状半導体層の上面に形成された第2のn型拡散層と、

前記p型半導体層領域の前記第1の溝の外側に前記第1のn型拡散層に達する深さに拡散形成されて第1のn型拡散層を基板表面に取り出す第3のn型拡散層と、

前記第2の游底部に埋め込まれた第1のp型拡 散層と、

前記n型の柱状半導体層の上面に形成された第 2のp型拡散層と、

前記n型半導体層領域の前記第2の満の外側に前記第1のp型拡散層に達する深さに拡散形成されて第1のp型拡散層を基板表面に取り出す第3のp型拡散層と、

- 4 -

型の第2の拡散層と、

前記溝の外側に前記第 1 の拡散層に達する深さに拡散形成されて前記第 1 の拡散層を悲板表面に取り出す第 2 導電型の第 3 の拡散層と、

前記基板表面に配設されて前記第2の拡散層に コンタクトする第1の主電極と、

前記基板表面に配設されて前記第3の拡散層にコンタクトする第2の主電極と、

を有することを特徴とする半導体装置。

3. 発明の詳細な説明

[発明の目的]

(産業上の利用分野)

本発明はMOSトランジスタを含む半導体装置に係り、特に基板面積を有効利用することを可能としたMOSトランジスタ構造およびこれを用いた集積回路に関する。

(従来の技術)

半専体集積回路, なかでもMOSトランジスタを用いた集積回路は, 高集積化の一途を辿っている。この高集積化に伴って, その中で用いられ

**-** 6 **-**

ているMOSトランジスタはサブミクロン領域ま で微細化が進んでいる。ディジタル回路の基本回 路はインバータ回路であるが、このインバータ回 路を構成するMOSトランジスタの微細化が進む と様々な野害が出てくる。第1に、MOSトラン ジスタのゲート寸法が小さくなると、いわゆる短 チャネル効果によってソース・ドレイン間にパン チスルーが生じ、リーク電流を抑制することが困 難になる。その結果インバータ回路のスタンパイ 電流は増加する。第2に、MOSトランジスタの 内部電界が高くなり、ホット・キャリア効果によ ってトランジスタのしきい値や相互コンダクタン スの変動が生じ、トランジスタ特性の劣化、そし て回路特性 (動作速度, 動作マージンなど) の劣 化が生じる。第3に、微細化によりゲート長が短 くなったとしても、必要な電流量を確保するため にはゲート幅はある程度以上とらなくてはならず。 その結果インバータ回路の占有面積を十分に小さ くすることが難しい。例えばダイナミックRAM (DRAM) において、メモリセルの微細化技術

をなかなか小さくできない、またゲート電極での 遅延が大きく、ゲート幅を長くできない、といった問題があった。同様の問題は、インバータ回路 に限らず、フリップフロップ回路を構成した場合 にも存在する。

本発明は、この様な問題を解決したMOS型半導体装置を提供することを目的とする。

### [発明の構成]

### (課題を解決するための手段)

本発明によるMOSトランジスタは、半導体基板に形成された溝により構成された一または上の柱状半導体層により構成される。柱状半導体層の側面にはゲート絶縁が形成され、かでは、中導体層を取出がように消にがゲートは、中が地域とよりが変が埋込み形成がでしたが、では、大半導体層の上が形成される。第1の拡散層に達する深さに第3の拡散層が形成される。

が目覚ましく進んでいるが、周辺回路では必要な電流量を確保する上でゲート幅を小さくする訳にはいかない部分が多く、これがDRAMチップ全体としての小型化を阻害している。

#### (発明が解決しようとする課題)

以上のように従来のMOS集積回路技術では、インバータ回路のリーク電流の抑制が困難であり、ホット・キャリア効果による信頼性の低下が生じ、また必要な電流量確保の要請から回路の占有面積

- 8 -

基板表面にはソース、ドレイン電極となる第1の主電極、第2の主電極がそれぞれ第2の拡散層、第3の拡散層にコンタクトするように配設される。本発明においてはまた、上述のようなMOSトランジスタを用いてインバータやフリップフロップ等の集積回路の基本回路が構成される。

#### (作用)

本発明の構造においては、MOSトランジスタのサブスレッショルド特性が急峻で、サブスレッショルド特性が急峻で、サブスレッショルド・スイングが極めて小さい。これは後に詳細に説明するように、ゲートのチャネルに対する制御性が強いことによる。このためインバータ回路等のリーク電流は効果的に抑制される。

また柱状半導体層の側壁がチャネル領域となり、チャネル領域が通常の平面構造のMOSトランジスタのようにフィールド領域に接する部分がない。従ってフィールド端の高電界のチャネル領域への影響ということがなく、ホット・キャリア効果が抑制される。また、占有面積を大きくすることなく、柱状半導体層の高さ、即ち満の深さを大きく

- 10 -

してチャネル長を長くすることができ、これもホット・キャリア効果の抑制に有効となる。そしてこのホット・キャリア効果の抑制により、高信頼性のインバータ回路やフリップフロップ回路が行られる。

更に、満により取り囲まれた柱状半導体層領域とその周囲の領域とは同じ面位置にあり、滞底部に埋め込まれた第1の拡散層は第3の拡散層によって基板表面に取り出されている。これにより、第1および第2の主電極は平坦面に配設されることになり、その電極加工は容易になる。

#### (実施例)

以下、本発明の実施例を図面を参照して説明する。

第1図(a)(b)は、一実施例のCMOS
インバータ回路の平面図と等価回路図である。第
2図(a),(b),(c)および(d)はそれ
ぞれ、第1図(a)のA-A',B-B',CC'およびD-D'断面図である。シリコン基板
1にn型ウェル2およびp型ウェル3が形成され、

- 1 1 -

ン膜を残すことによって実現できる。

n型シリコン層5側の満42の底部にはp \*型 ドレイン拡散層10が、p型シリコン層6側の溝 4,の底部にはn \*型ドレイン拡散層12が、そ れぞれ埋込み形成されている。これらのドレイン 拡散層10.12は一部満4の外側に所定距離延 在させて埋込み形成されている。図では、ドレイ ン拡散陥10、12が満4に沿ってリング状のパ ターンで埋め込まれる場合を示しているが、柱状 シリコン届5、6をそれより下の領域から完全に 分離するようにドレイン拡散脳 10, 12を形成 してもよい。ドレイン拡散層10、12はそれぞ れ、満4の外側にこれらの拡散層10、12に達 する深さに拡散形成された p \* 型拡散層 2 0, n \*型拡散層21によって基板表面に取り出され ている。 n型シリコン層 5 および p型シリコン層 6の上面にはそれぞれ、p \* ソース拡散層 9 およ びn゚型ソース拡散層11が形成されている。

埋込みドレイン拡散層 1 0 、 1 2 は、例えば通 常バイポーラトランジスタのプロセスで用いられ

それぞれのウェル領域にリング状に形成された溝 4 (41, 42) に囲まれた n 型の柱状シリコン 圏 5 および n 型の柱状シリコン層 6 が形成されて いる。n型の柱状シリコンM5によりpチャネ ルMOSトランジスタQァが形成され、p型の柱 状シリコン層6によりnチャネルMOSトランジ スタQn が形成されている。MOSトランジスタ Qp, Qnは、各柱状シリコン層5、6の側壁全 体をチャネル領域として、縦型構造をもって構成 されている。即ち、柱状シリコン層 5、6の外周 面にはゲート酸化膜7が形成され、この外周を取 り囲むようにゲート電極8が消4に埋め込まれて いる。このゲート電極8は例えば、p+型または n \* 型多結晶シリコン膜を堆積し、これを反応性 イオンエッチング等の異方性エッチングにより流 4内に残すことにより得られる。なおそれぞれの 満に埋め込まれたゲート電極8は一部満4の外側 の基板面で結合されている。これは多結晶シリコ ン膜エッチングに際して、この結合部領域にのみ レジストをパターン形成しておき、多結晶シリコ

- 12 -

るコレクタ埋込み拡散層と同様の手法で形成される。すなわち基板表面に最初に埋込みドレイン拡散層10,12を形成した後、この基板上にエピタキシャル成長層を形成する。その後、「型ウェル2および「型ウェル3を形成し、次いで溝4の加工を行う、というプロセスを採る。埋込みドレイン拡散層10,12の他の形成方法として、高エネルギーのイオン注入を行うことも可能である。ソース拡散層9,11および、ドレイン取出し用の拡散層20,21はゲート電極形成後に形成する。

案子形成された基板は、CVD酸化膜13により覆われ、これにコンタクト孔が開けられてAID膜の蒸若、パターニングにより、必要な電極配線が形成される。すなわち p チャネルMOSトランジスタQp のソース拡散層 9 にコンタクトするソース 地極配線 である V cc配線 1 4 ・ n チャネルMOSトランジスタ Q N のソース 拡散層 1 1 にコンタクトするソース 地極配線である V SS配線 1 5 ・ 両トランジスタのゲート 電極 8 に接続される人力

- 13 -

端子 (Vin) 配線 1 6 、両トランジスタのドレイン取出し拡散層 2 0 、 2 1 にそれぞれコンタクトして共通に配設される出力端子 (Vout ) 配線17が形成されている。

埋込みドレイン拡散層10.12が柱状シリコ ン層 5, 6の底部全体に渡って形成されない図の 構造の場合、インバータ回路の動作における各ト ランジスタのチャネル反転時に、それぞれの柱状 シリコン層5.6の領域がドレイン拡散層10. 12から伸びる空乏層により、それ以下の領域か ら電気的に分離される状態となるように、素子バ ラメータが設定されることがの好ましい。具体的 に n チャネルMOSトランジスタQN 側のシリコ ン届6についてその様子を第3図に示す。滞底部 に埋込み形成されたドレイン拡散層12から挟み 込むように伸びる空乏層19が互いに接触する状 態になると、柱状シリコン層6はその下の基板領 域からは電気的に分離されてフローティング状態 になる。例えばこのような条件を満たすためには、 p 型ウェル3の不純物濃度を3×10 ¹ 6/cm³,

**-** 15 -

この実施例の場合、ゲートのチャネルに対する制 御性が強いことを示している。特に柱状シリコン 握の寸法が小さい場合には、ゲート電圧印加時に シリコン脳が容易に完全空乏化し、ゲート電圧に 対するチャネル電位の変化が大きくなるため、そ の効果が顕著に現れる。そしてこのサブスレッシ ョルド特性のため、この実施例ではインバータ回 路のスタンバイ電流を抑制することができるとい う利点が得られる。また第11図(a)(b)の 比較から明らかなようにこの実施例においては、 ドレイン電流が立上がる領域即ちチャネル反転を 生じる領域での基板バイアス V sub によるバラツ キがない。これは、第3図で説明したようにこの 実施例の場合、チャネル反転時には、ドレイン層 からの空乏層によりトランジスタ部分が実質的に それ以下の基板領域から電気的に分離されるから である。この結果、甚板ノイズに対してもこの実 施例の回路は強い耐性を示す。

第 1 2 図 ( a ) ( b ) は、この実施例のインバータ回路における n チャネルMOSトランジスタ

柱状シリコン層 6 の幅を 1 μm, ゲート酸化膜厚を 1 2 0 Å とすればよい。 p チャネル側についても同様の条件を満たすようにする。

この実施例によるインバータ回路の利点を, 従来構造と比較しながら具体的に明らかにする。

第11図(a)(b)は、それぞれ従来のののは構造 p チャネルMOSトランジスタのサブスレッシルド特性を示している。チャネル幅/チャネルルロン L ー 8.0 μm/O.8 μmである。 はいずれも、 W / L ー 8.0 μm/O.8 μmである。 関係を第10図に判り易く示した。ゲートレイを取りませる。 関係を第10図に判りる。 測定条件は V sub ー O ル とし、 基板パイアスは V sub ー O ル と では では 28m と た。 このに対し、この実施例では、72m V / decadeと非常に小さい。これは

- 16 -

について、ホットキャリア効果ストレスをかけた時の相互コンダクタンスの劣化量 Δ G m / G m o およびドレイン電流の劣化量 Δ I ds/ I dsoののストレス時間依存性を、従来構造のn チャネル M O Sトランジスタと比較して示している。このデータから、この実施例の構造では特性の劣化量が少なく、信頼性が向上していることが分る。そしてこのような高信頼性のトランジスタを用いたインがおり回路は、動作速度や動作マージンの劣化がおきにくく有利である。

第 1 4 図(a)(b)は、従来構造と本発明の構造でのトランジスタの静特性を比較して示している。素子バラメータおよび測定条件は、チャネル幅 W とチャネル長 L が、W / L = 4.0 μ m / 0.8 μ m, ゲート酸化胰厚が T ox = 2 0 0 Å, 基板バイアス電圧が V sub = 0 V である。 第 1 3 図に示すように従来構造ではこれが占有面積 5 × 8 = 30μ m に形成されている。以上のように本発明のものではトランジスタ面積が 1 / 2 以下であっ

- 18 -

ても、従来構造と等しいドレイン電流が得られており、高い駆動能力をもっている。従って水発明の実施例により、各種集積同路の高集積化を図ることができる。

またこの実施例の構造では、埋込みドレイン拡散層を有する縦型MOSトランジスタを用いているが、溝で囲まれた領域とその外側の領域とは面位置が同じであり、埋込みドレイン拡散層は取出し拡散層によって基板表面に取り出されている。したがって電極配線は平坦面に配設されることになり、低極配線の加工が容易である。

上記実施例では、nチャネルMOSトランジスタQnのゲタQnとpチャネルMOSトランジスタQnのゲート地極8を同一多結晶シリコン層により形成しているが、これらを別々の層で形成して、AI腰等により共通接続しても良い。

第4図(a)(b)は、他の実施例のCMOSインバータ回路の平面図と等価回路図であり、第5図(a)(b)(c)および(d)はそれぞれ第4図のAーA、、B-B、、C-C、およびD-D、断面図

- 19 -

ダイナミック型インバータにも同様に適用することができる。

また本発明はインバータ回路に限らず、他の回路にも同様に適用することができる。例えば、各種集積回路の基本回路としてフリップフロップがある。そこで次にフリップフロップ回路に本発明を適用した実施例を説明する。

第6図(a)(b)は、本発明をDRAMのピット線センスアンプに適用した実施例の平面図とそのA-A′断面図である。第6図(c)はその等価回路を示している。

第 6 図に示しているのは、二つの n チャネル M O S トランジスタ Q 1 , Q 2 からなるフリップフロップにより構成した N M O S センスアンプ部である。この実施例でも第 1 図の実施例と対応する部分には同一符号を付してある。シリコン基板 1 に p 型ウェル 3 が形成され、この p 型ウェル3 内に満 4 に囲まれて柱状シリコン層 5 (5 , , 5 , , …) が形成されている。 M O S トランジスタ Q 1 はそのなかのシリコン 層 5 , を用いて、ま

この実施例の構造によると、限られた占有面積の中により大きいチャネル幅を持つMOSトランジスタにより構成されたインバータ回路が得られる。同じ駆動能力で占有面積を比較すると、この実施例では先の実施例に比べて約1/2になり、従来構造に比べると約1/4になる。

以上では C M O S インバータ 回路 を説明 したが、本 発明 は他の インバータ 回路、 E / R 型 インバータ、 E / D 型 インバータ.

<del>-</del> 20 -

図には示さなかったが、同じビット線に沿って pチャネルMOSトランジスタによるPMOSセンスアンプが同様の構造とレイアウトをもって形成される。

この実施例によるビット線センスアンプも先のインバータ回路の実施例で説明したように、 平面

- 22 <del>-</del>

構造のMOSトランジスタを用いた場合に比べてゲート幅によるチップ占有面積が非常に小さいものとなる。またMOSトランジスタのサブスレッショルド特性が急峻であり、ゲート電極での信号遅延が小さく、高速動作が可能になる。

次に本発明をSRAMに適用した実施例を説明する。MOSトランジスタを用いた典型的なSRAMは、メモリセルをフリップフロップにより構成するものであり、このフリップフロップを上記実施例と同様に柱状シリコン層を用いた繰型構造トランジスタにより構成することができる。

第7図はその実施例のSRAMセル部の平面図であり、第8図はその等価回路である。先の実施例と同様にしてシリコン基板に満40(401、401、412、…)が配列形成される。トランスファゲート用MOSトランジスタエ」とT2は、それぞれ一つずつのシリコン層41、と412を用いて形成されている。その構造は先の実施例と基本的に同様である。すなわち

- 23 -

ここでゲート電極42。にコンタクトさせてい る。ドレイン配線431、432はそれぞれ、負 荷抵抗としての高抵抗多結晶シリコン膜441.. 44~を介して多結晶シリコン膜による電源 (Vcc) 配線43%に接続されている。A』膜か らなるデータ線 4 5 1 , 4 5 2 および接地 ( V SS) 線45。は、途中を切断して示している。データ 線 4 5 1 , 4 5 2 はそれぞれMOSトランジスタ T」、T2の清部に埋込み形成されたソース拡散 層に対して、コンタクト部461,462で深く 拡散形成された取出し用拡散層を介して接続さ れている。接地線453は、MOSトランジスタ Ta.Taに共通の埋込みソース拡散層に対して やはり深い取出し用拡散層を介してコンタクト部 463で接続されている。図の一点鎖線で囲まれ た領域47が案子領域を示している。

この実施例によっても、先の実施例と同様に占 有面積の縮小と高信頼性化という効果が得られる。

上記実施例では、高抵抗多結晶シリコン負荷を用いたSRAMを説明したが、完全CMOS型の

シリコン層41の上面にドレイン拡散層、溝部に 埋込みソース拡散層が形成され、これらシリコン **届41₁、41₂を取り囲むように多結晶シリコ** ン膜によるゲート電極42」が溝40に埋込み形 成されている。ゲート電極42、は二つのMOS トランジスタT1, T2 について連続的に形成さ れてワード線WLを構成する。一方のドライバ用 MOSトランジスタT。はシリコン層41。を用 いて、他方のドライバ用MOSトランジスタT4 は二つのシリコン層41。を用いてそれぞれ形成 されている。これらのMOSトランジスタも先の 実施例と同様の構造を有する。MOSトランジス タ T 3 の ゲート 電 極 4 2 2 は、 データ 配 線 4 5 2 の下まで延在させ、MOSトランジスタT2と T。のドレイン間を接続する多結晶シリコン膜配 線432をここでゲート電極422にコンタクト させている。同様に、MOSトランジスタT4の ゲート電極42。は、データ配線45、の下まで 延在させ、MOSトランジスタT」とT。のドレ イン間を接続する多結晶シリコン膜配線43」を

- 24 <del>-</del>

フリップフロップ、 E / E 型フリップフロップ、 E / D 型フリップフロップを用いた S R A M にも 同様に本発明を適用することが出来る。

第9図は、本発明をBiCMOS回路に適用 した実施例の構造である。図では、pチャネル MOS トランジスタ P MOS と n チャネル MOS トランジスタNMOSからなるCMOSインバー タ・ゲート部と、これと一体形成されたnpnト ランジスタBTとを示している。CMOSゲート 部の構造は、第1図および第2図の実施例で説明 したものと同様であり、従ってそれらと対応する 部分にはそれらと同一符号を付してある。 npn トランジスタBTは、n型ウェル31内に形成さ れており、n+コレクタ埋込み層32、p型ベー ス層33および n + 型エミッタ層34を有する。 コレクタ埋込み層32はn\*型取出し拡散層35 によって基板表面に取出されて、ここにコレク 夕電極38がコンタクトしている。p型ベース層 33には好ましくは高濃度の外部ベース層が形成 され、ここにベース電極37がコンタクトする。

- 26 -

エミッタ届33にはエミック電極36がコンタクトする。

従ってこの実施例によれば、バイポーラトランジスタとMOSトランジスタの工程共通化によって、BiCMOS回路を簡単な製造工程で実現す

- 27 -

# 4. 図面の簡単な説明

第1図(a)(b)は、本発明の一実施例のCMOSインバータ回路を示す平面図とその等価回路図、

第2図(a)~(d)はその各部斯面図,

第3図は上記実施例のトランジスタの動作時の 特性を説明するための図,

第4図(a)(b) は他の実施例のCMOSインバータ回路を示す平面図とその等価回路図、

第5図(a)~(d)はその各部断面図、

第 6 図 (a) (b) (c) は本発明を D R A M センスアンプに適用した実施例の平面図とその A — A ′ 断面図および等価回路図、

第7図は本発明をSRAMに適用した実施例の 平面図、

第8図はそのSRAMセルの等価回路図、

第9図は本発明をBICMOS回路に適用した 実施例の断面図、

第10図(a)(b)は第1図の実施例のnチャネルMOSトランジスタ構造を模式的に示す図、

- 29 -

ることができる。

[発明の効果]

以上述べたように本発明によれば、柱状半導体 脳の側壁をチャネルとする縦構造のMOSトラン ジスタを用いることにより、占有面積を大幅に小 さくした各種MOS集積回路を得ることができる。 またチャネル領域がフィールドに接していないた めに、ホットキャリア効果に対する耐性が強く、 優れた回路特性が得られる。更に、サブスレッシ ョルド特性の改善によって、スタンバイ時の消費 電流も大きく低減できる。占有面積の縮小に伴っ て、必要なゲート幅に対してソース、ドレインの 接合容量を非常に小さいものとすることができる から、高速スイッチング動作が可能な回路も容易 に実現することができる。更にまた本発明におけ るMOSトランジスタは、埋込み拡散層を用いた 縦型構造としているが、基板表面は全体として平 坦性を保ち、埋込み拡散層はこれに達する深さの 拡散層を用いて基板表面に取出している。従って 電極配線の加工が容易である。

- 28 -

第11図(a) (b) は第1図の実施例のDチャネルMOSトランジスタのサブスレッショルド特性を従来構造と比較して示す図,

第12図(a)(b)は同じくホットキャリア 効果ストレスによる特性変化を従来構造と比較し て示す図、

第13図は試験のため試作した本発明でのトランジスタ面積を従来構造と比較して示す図.

第14図(a)(b)は同じく静特性を従来構造と比較して示す図。

第 1 5 図は第 1 図 ( a ) に対応する紫子パラメータをもつ従来の M O S トランジスタ構造を示す 平面図である。

1 … シリコン茜板、 2 … n 型ウェル、 3 … p 型ウェル、 4 (4 1 , 4 2 ), 4 0 (4 0 1 , 4 0 2 , … ) … 満、 5 , 6 , 4 1 (4 1 1 , 4 1 2 , … ) … 柱状シリコン脳、 7 … ゲート酸 化膜、 8 , 4 2 (4 2 1 , 4 2 2 , … ) … ゲート電極、 9 … p \* 型ソース拡散層、 1 0 … p \* 型 埋込みドレイン拡散層、 1 1 … n \* 型ソース拡散

- 30 -

 層、1 2 ··· n \* 型埋込みドレイン拡散層、1 3 ···


 C V D 酸化膜, 1 4 ~ 1 7 ··· A 2 链極配線, 1 9


 ··· 空乏層、2 0 ··· p \* 型ドレイン取出し拡散層。


 2 1 ··· n \* 型ドレイン取出し拡散層。


出願人代理人 弁理士 鈴江武彦

- 31 -













ξ

ål












第 10 図




第 9 図






第 13 図



第 14 図



第1頁の続き

⑤Int. Cl. ⁵

識別記号

庁内整理番号

H 01 L 27/06 27/11 29/784

8624-5F H 01 L 27/10 3 8 1 8422-5F 29/78 3 0 1 V 8422-5F C